前端开发入门到精通的在线学习网站

网站首页 > 资源文章 正文

数字电路设计—sdc之创建时钟(数字时钟eda设计)

qiguaw 2024-09-01 01:15:54 资源文章 33 ℃ 0 评论

#头条创作挑战赛#

前言

生成时钟的命令:create_clockcreate_generated_clock

create_clock ??????一般指定时钟源,如PAD输入,或者是内部振荡器产生的时钟,不需要时钟源作为输入
reate_generated_clock ??一般用于指定内部通过时钟源产生的(分频、倍频)时钟,需要一个或多个时钟源作为输入时钟

一、create_clock


-name? ??? ??指定时钟名
source_objects ??指定时钟源,即时钟输入PAD,或者是内部振荡器输出port
-period ??????时钟频率,一般比实际频率大10%左右,为后端留余量
-waveform ????指定时钟的上升沿和下降沿
-add???????时钟有多个属性,例如时钟频率可能是20MHZ,或者是50MHZ,这个时候可以使用add属性在同一个端口生成多个时钟,但命名必须不同,否则会以最后一个为准,这个选项一般不会使用。

eg:生成一个从PAD输入的时钟,频率为20MHZ,占空比50%
??
create_clock -name OSC_20M -period 50 -waveform {25 50} [get_pins OSC_PAD/X]
??25units:时钟上升沿节点
??50units:时钟下降沿节点
??OSC_PAD/X 顶层列化的pad输入端

二、create_generated_clock



-master_clock????????当输入的源时钟是由多个时钟驱动的,需要用该属性指定主时钟,和**-add**属性连用
**-divide_by |
-multiply_by **????????时钟分频或者倍频系数
**-duty_cycle **????????时钟占空比

本文暂时没有评论,来添加一个吧(●'◡'●)

欢迎 发表评论:

最近发表
标签列表